计算机工程与科学

作者：郭瑞琦, 杨卓航, 陈销丰, 王磊, 王扬, 胡杨, 尹首一

单位：（清华大学集成电路学院，北京 100084）

关键词：人工智能,SRAM,数字存算一体,混合编码,加法树优化 ,,

基金：国家重点研发计划（2023YFB4403100，2021ZD0114400）；国家自然科学基金 （62125403，92164301）；新一代人工智能国家科技重大专项（2022ZD0115201）；北京市科技计划 （Z221100007722023）； 北方集成电路技术创新中心（北京）有限公司横向项目（QYJS-2023-2801-B）

存算一体芯片技术被认为是有望解决处理器芯片“存储墙”瓶颈，大幅提升人工智能算力能效和算力密度的关键技术和重要解决方案。提出了一款新型的数字式SRAM存算一体宏单元架构，利用权重数据、激励数据混合编码的方式优化功耗开销,提升芯片能效；并针对核心加法树电路进行了一系列电路层级的优化,提升芯片的面积效率。在TSMC 28 nm工艺库下，对所提出的数字式SRAM存算单元进行了仿真验证，测试模型为ResNet20。结果显示，在0.9 V，250 MHz下，混合编码优化可以提升2.17倍的能效；通过加法树优化可以将存算一体单元的面积减少14.2%；处理ResNet20模型时，256×64的存算阵列可以实现20.83 TOPS/W能效。

来源：2025年第12期

《计算机工程与科学》期刊编辑部

查看计算机工程与科学杂志2025年第12期