计算机工程与科学

作者：张钰儿, 席宇浩, 刘鹏

单位：浙江大学信息与电子工程学院，浙江 杭州 310027

关键词：RISC-V,自定义指令,软硬件协同设计,

RISC-V架构凭借其开放性和模块化的指令集架构(ISA)设计，为特定应用及其软件生态系统的定制指令集成提供了良好支持，使其能够高效处理复杂算法并执行重复性操作。然而，由于操作数数量的限制，为RISC-V处理器设计加速指令仍面临挑战。传统处理器加速方法通常采用“2输入1输出”模型，这在一定程度上限制了复杂操作的灵活性与执行效率。为突破该限制，提出了一种多操作数增强指令集的设计方法。该方法通过引入多操作数加速机制，突破了传统模型的结构性约束，为多输入多输出任务提供了灵活的指令接口。为验证所提机制的有效性，基于Western Digital开源的RISC-V VeeR EH1处理器核实现了该设计，并在FPGA平台上进行了基准测试，涵盖SHA-256,SHA-1以及FIR/IIR滤波器等典型算法。实验结果表明，在FPGA平台上的逻辑资源开销控制在3%以内的情况下，处理器性能最高提升可达14%。与传统“2输入1输出”加速方法相比,所提出的增强指令集设计能够显著提升RISC-V在复杂任务处理中的性能，展示了其在嵌入式计算和专用加速领域的潜在优势。

来源：2025年第06期

《计算机工程与科学》期刊编辑部

查看计算机工程与科学杂志2025年第06期