计算机工程与科学

作者：刘庆, 王和明, 吕方旭, 张庚, 吕栋斌

单位：1.空军工程大学防空反导学院，陕西 西安 710051；2.国防科技大学计算机学院，湖南 长沙 410073；3.中国人民解放军66029部队，内蒙古 锡林郭勒盟 011213

关键词：Retimer电路,时钟数据恢复（CDR）,锁相环(PLL),低抖动,

基金：国家自然科学基金(62204263)

随着通信带宽的大幅提升，低抖动作为多场景应用中信号传输质量的关键指标，已成为信号完整性研究的重要方向。56 Gbaud的Retimer芯片是高性能计算机光互连数据传输的关键核心芯片，其抖动性能也制约着光模块高性能计算机的整体性能。针对传统高速Retimer芯片抖动性能低的难题，首次提出了数据速率超过100 Gbps的低抖动Retimer电路。Retimer电路基于CDR+PLL架构，集成在光纤中继器中，具有均衡和全速率重定时功能；采用抖动消除的滤波电路，能在高噪声输入信号下取得良好的输出数据抖动性能，为解决传统Retimer直接采样转发导致输出数据抖动大的问题提供了技术支持。采用TSMC 28 nm CMOS工艺完成了基于CDR+PLL架构的低抖动Retimer电路设计。仿真结果表明，当输入112 Gbps PAM4时，Retimer的输出数据抖动为741 fs，相比于传统Retimer结构降低了31.4%。

来源：2024年第11期

《计算机工程与科学》期刊编辑部

查看计算机工程与科学杂志2024年第11期