计算机工程与科学

作者：朱麒瑾, 陈小文, 鲁建壮,

单位：1.国防科技大学计算机学院，湖南 长沙 410073；2.先进微处理器芯片与系统重点实验室，湖南 长沙 410073；3.电子科技大学集成电路科学与工程学院，四川 成都 610054

关键词：SM4,流水线设计,ZYNQ,AXI,APB,

SM4加解密算法作为我国第一个商用密码算法，凭借其算法结构简单易实现、加解密速度快和安全性高等优点，被广泛应用在数据加密存储和信息加密通信等领域中。以可变流水级SM4加解密算法硬件设计以及FPGA实现为研究课题，重点研究了不同流水线级数设计的性能差异，设计了一种可控制流水线级数的SM4加解密电路，并将其封装为带有AXI接口和APB接口的IP核。基于XILINX ZYNQ器件，在XILINX ZYNQ-7020开发板上搭建小型SoC，将设计的SM4 IP核挂载到AXI总线上，模拟实际工作情景并进行性能测试。通过软件加解密数据与仿真测试得到的数据来验证设计功能的正确性；测试不同流水线级数的性能，以此选出最适合的流水线级数。

来源：2024年第4期

《计算机工程与科学》期刊编辑部

查看计算机工程与科学杂志2024年第4期