声明
严正声明：本站非期刊官网，非中介代理。
本站仅提供学术规范服务：快速预审、润色编辑服务、中英文查重、降重、去重服务、推荐合适的期刊投稿等学术规范服务。 如需提供学术规范服务请联系在线编辑。
国内刊号：43-1258/TP
国际刊号：1007-130X
发布日期:
作者：臧照虎, 李晨, 王耀华, 陈小文, 郭阳
单位：国防科技大学计算机学院，湖南 长沙 410073
关键词：硬件同步,栅栏,众核系统,并行计算,
基金：国防科技大学科研计划（ZK20-04）
同步操作在保证多核处理器线程的数据一致性和正确性等方面起着重要作用。随着处理器内核数量的不断增加，同步操作的开销也越来越大。栅栏同步是并行应用中多核同步的重要方法之一。软件同步方法通常需要数千个周期才能完成多个内核之间的同步，这种高延迟和串行化同步会导致多核程序性能的显著下降。相比于软件栅栏同步方法，硬件栅栏能够实现较低的同步延迟，然而传统集中式硬件栅栏的可扩展性有限，难以适应众核处理器系统的同步需求。面向众核处理器提出了一种层次化硬件栅栏机制——HSync,它由本地栅栏单元和全局栅栏单元组成,二者协调配合,以实现低硬件开销的快速同步。实验结果表明，与传统的集中式硬件栅栏相比，层次化硬件栅栏机制将众核处理器系统性能提高了1.13倍，同时网络流量减少了74%。
来源：2022年第11期
《计算机工程与科学》期刊编辑部
严正声明：本站非期刊官网，非中介代理。
本站仅提供学术规范服务：快速预审、润色编辑服务、中英文查重、降重、去重服务、推荐合适的期刊投稿等学术规范服务。 如需提供学术规范服务请联系在线编辑。