计算机工程与科学

作者：翦杰, 罗章, 赖明澈, 肖立权, 徐炜遐

单位：（国防科技大学计算机学院,湖南 长沙 410073）

关键词：深度神经网络,快速串行链路,数字信号处理器,均衡器,

基金：国家重点研发计划（2018YFB2202303）;并行与分布处理重点实验室基金（6142110200301）

高速串行接口是提高高性能互连网络带宽的关键技术，而信道均衡器则是提高信号完整性的核心部件。利用现代数字信号处理(DSP)结构，提出了基于深度神经网络(DNN)的高速信道均衡研究方法，此方法在面向未来50 GB以上的高速信道时，克服了传统判决反馈均衡器（DFE）的判决速度受限于反馈回路的固有缺陷问题。仿真结果表明，在采用PAM4编码方式，高速信道波特率为28 GB，信道损耗为15 dB，或者波特率为56 GB，信道损耗为30 dB时，与传统的15阶FFE 组合2阶DFE的均衡器结构相比，本文所提出的3层DNN结构，具有更好的均衡效果，以及更快的均衡收敛速度。

来源：2022年第4期

《计算机工程与科学》期刊编辑部

查看计算机工程与科学杂志2022年第4期