计算机工程与科学

作者：王炜琛, 涂海洋, 王伟明, 赵晓博

单位：1.石家庄铁道大学电气与电子工程学院，河北 石家庄 050043;2.空装北京军代局驻石家庄地区军代室，河北 石家庄050000

关键词：Zynq,SDI,BT.1120,AXI DMA,行缓存,DDR3 SDRAM,三缓存,

基金：河北省军民科技协同创新专项(20355601D);河北省自然科学基金(E2016210104)

为弥补传统视频图像分割器抗干扰能力弱、帧率低、设计复杂等缺点，选取XILINX Zynq XC7Z035 FPGA 异构平台，并与SDI技术相融合，采用高清数字串行解码芯片TW6874对4路数字视频图像进行同步采集，输出BT.1120数据至FPGA，以实现4路视频分开显示。为满足视频图像的分辨率和帧率要求，首先对视频图像数据进行像素抽样，其次利用AXI4-Stream Data FIFO进行行输入缓存，处理数据灵活，便于拓展，为进一步集成算法提供了基础。AXI4-Stream Data FIFO每行960个数据产生s_axi_s2mm_tlast信号与AXI DMA进行握手，将数据缓存至DDR3 SDRAM中，缓存540行之后进行下一个缓冲区地址的切换，AXI DMA每路视频图像均有3个缓冲区，从而完成三缓存设计，保证视频图像无撕裂现象。最后将缓存数据输出至SMPTE SDI IP核进行显示。实验结果表明：该系统实现了4路SDI视频图像分割，系统资源占用少，且视频图像帧率高，层次明显，无撕裂、无失真现象。

来源：2021年第10期

《计算机工程与科学》期刊编辑部

查看计算机工程与科学杂志2021年第10期