计算机工程与科学

作者：刘恒1，黄凯1，修思文2，李奕均3，严晓浪1

单位：（1.浙江大学超大规模集成电路研究所，浙江 杭州 310027;2.中国计量学院光学与电子科技学院，浙江 杭州 310018;3.杭州朔天科技有限公司，浙江 杭州 310012）

关键词：哈希算法,SM3,MD5,SHA,基础运算单元,可重构,高性能,

基金：浙江省自然科学基金（LY14F020026）；中央高校基本科研业务费专项资金（2013QNA5008）；国家电网智能电网研究院“新一代智能电网片上系统芯片关键技术研究”（SGRI?WD?71?13?014）

针对现有的哈希算法硬件架构仅实现少量几种算法的问题，设计了一种可实现SM3，MD5，SHA?1以及SHA?2系列共7种哈希算法的可重构IP，以满足同一系统对安全性可选择的需求。通过分析各哈希算法及其运算逻辑的相似性，该设计最大化地重用加法器和寄存器，极大地减少了总的实现面积。此外，该设计灵活可配，可以对内存直接存取。以Altera的Stratix II为FPGA目标器件，其最高频率可达100 MHz，总面积较现有设计减少26.7%以上，且各算法单位面积吞吐率均优于现有设计。

来源：2016年第3期

《计算机工程与科学》期刊编辑部

查看计算机工程与科学杂志2016年第3期